Переход цифровой вычислительной техники от двоичной основы к троичной системе счисления, то есть использованию в рамках одного разряда трёх возможных состояний – ложь/неопределенность/истина – дает ряд преимуществ и в целом предоставляет реальную возможность повысить производительность микропроцессорной техники при прочих равных условиях. Наличие в системах САПР работоспособных аналоговых моделей базовых и вспомогательных троичных логических элементов комбинационной логики позволяет корректно моделировать сложные устройства цифровой троичной техники. Целью работы является разработка основных узлов троичного процессора комбинационного типа, входящих в состав арифметико-логического устройства. На основе аналоговых моделей базовых и вспомогательных троичных логических элементов сконструированы управляемый инвертор, одноразрядный троичный сумматор по модулю 3, схемы полупереноса и полного переноса, троичный полусумматор и полный троичный одноразрядный сумматор. Разработанные узлы наряду с представленными ранее базовыми троичными логическими элементами комбинационной логики позволяют в дальнейшем реализовать на их основе сердце троичного процессора – арифметико-логическое устройство.